Broche READY (Broche 35) sur microprocesseur Intel 8085 : Fonction et utilisation

La broche READY (Broche 35) sur l'Intel 8085 est une entrée active haute qui permet aux mémoires ou périphériques I/O externes de demander des états d'attente, mettant effectivement le CPU en pause jusqu'à ce qu'ils soient prêts à compléter un cycle lecture/écriture.

Comportement du signal

• READY = 1 (Haut) : Fonctionnement normal. CPU poursuit cycle bus (T1–T3).
• READY = 0 (Bas) : CPU entre en ÉTAT D'ATTENTE (Tw) après T2. Il maintient adresse, données et signaux de contrôle (ALE, RD, WR, IO/M) stables et insère des cycles d'horloge supplémentaires (Tw) jusqu'à ce que READY revienne haut.
• Échantillonnage : READY est échantillonné pendant T2 (front descendant CLK). Si bas, états Tw insérés. Ré-échantillonné à chaque Tw suivant.

Fonctions clés

1. Adaptation mémoire/I/O lente : Permet aux ROMs, RAMs, EEPROMs lentes, ou périphériques (ADC, UART, contrôleur clavier) temps supplémentaire pour placer données sur bus (lecture) ou verrouiller données (écriture).
2. Bus non relâché pendant WAIT : En WAIT, le 8085 ne relâche pas la propriété du bus (HOLD/HLDA est séparé). Il garde le contrôle mais fait pause. Le périphérique externe utilise le temps extra pour compléter son accès interne.
3. Synchronisation : Permet handshake entre CPU et périphérique lent sans surcoût DMA ou interruption complexe.
4. Pas-à-pas / Débogage : Débogueurs matériels peuvent tirer READY bas pour geler CPU à chaque instruction.

Circuit typique

+5V
 | [R] (Pull-up, 4.7k–10k)
 | READY pin (35) ──────+──────► Vers CPU
 | [Sortie Collecteur Ouvert] de Mémoire/I/O Lente
 | GND

Périphérique lent tire READY bas quand occupé (ex. : pendant cycle écriture interne), relâche quand prêt.

Diagramme de timing (simplifié)

CLK:    __/‾‾\_/‾‾\_/‾‾\_/‾‾\_/‾‾\_
        T1  T2  Tw  Tw  T3  T1...
READY:  _____________/‾‾‾‾‾‾‾‾‾‾‾
         ↑          ↑
       échant.    échant.
       (bas)      (haut) → sortie WAIT
ALE:    /‾‾‾‾‾‾‾‾‾‾‾‾‾‾‾‾‾‾‾‾‾‾‾‾
RD/WR:  _________/‾‾‾‾‾‾‾‾‾‾‾‾‾‾‾
AD0-7:       

Broches connexes

• HOLD (Broche 39) / HLDA (Broche 38) : Pour DMA – CPU relâche bus entièrement. READY ne relâche pas le bus.
• RESET IN (Broche 36) : Reset asynchrone.
• INTR (Broche 10) / INTA (Broche 11) : Demande/acquittement interruption masquable.

Considérations de conception

• READY doit respecter temps setup/hold par rapport à CLK (t_RY, t_YR ~ 50–100 ns).
• Ne maintenez pas READY bas excessivement (timeout watchdog, perte rafraîchissement).
• Si pas de périphériques lents, reliez READY permanentement HAUT (vers VCC via résistance).
• 8085AH/8085AH-2 ont même timing READY.

La broche READY est le mécanisme principal du 8085 pour la synchronisation asynchrone de bus avec périphériques lents — critique pour fonctionnement fiable avec EPROMs, EEPROMs, RAM à batterie, et matériel custom.