Interfaçage Mémoire Microprocesseur 8086 : Guide Technique Complet
Architecture Interfaçage Mémoire 8086
L'interface mémoire du 8086 gère la communication entre CPU et mémoire externe (RAM/ROM) sur son espace d'adressage 1Mo (bus adresse 20-bit).
1. Décodage Adresse
Le 8086 sort adresses 20-bit (A0–A19) via bus multiplexé AD0–AD15 et A16–A19. Le décodage sélectionne puces mémoire spécifiques :
- Décodage Complet : Tous 20 bits décodés — adresse unique chaque emplacement (pas d'ombres)
- Décodage Partiel : Moins bits décodés — hardware plus simple, mais ombres d'adresse (alias)
Exemple : RAM 64Ko à 00000H–0FFFFH, ROM 32Ko à F8000H–FFFFFH
RAM_CS = A19'·A18'·A17'·A16' (0000xxxx xxxx xxxx) ROM_CS = A19·A18·A17·A16 (1111xxxx xxxx xxxx)
2. Génération Signaux Contrôle
Le 8086 sort signaux statut (S0–S2) décodés par Contrôleur Bus 8288 en :
- MRDC (Commande Lecture Mémoire)
- MWTC (Commande Écriture Mémoire)
- DEN (Data Enable — direction transceiver)
- DT/R (Data Transmit/Receive)
- ALE (Address Latch Enable — démultiplexage bus AD)
3. Timing Lecture/Écriture
- T1 : Adresse sur AD0–AD15, A16–A19 ; ALE verrouille adresse
- T2 : Bus données mis haute impédance ; MRDC/MWTC activés
- T3 : Mémoire place données (lecture) / CPU pilote données (écriture)
- T4 : Signaux désactivés ; cycle se termine
- Etats d'attente (Tw) insérés via READY pour mémoire lente
4. Commutation Bancs & Extension
- 8086 voit 1Mo max ; commutation bancs mappe >1Mo en pageant bancs dans fenêtres adresse
- Implémenté via verrou contrôlant lignes adresse haute (A19–Axx)
- Utilisé systèmes embarqués, extenseurs DOS (EMS/XMS)
5. Composants Interface Clés
- 8282/8283 : Verrous adresse (démultiplexage bus AD)
- 8286/8287 : Transceivers données (tampon D0–D15)
- 8288 : Contrôleur bus (génère MRDC, MWTC, IORC, IOWC)
- Décodeurs (74LS138, PAL/GAL) : Sélection puces depuis bits adresse poids fort
6. Mode Minimum vs Maximum
- Mode Min (MN/MX=1) : 8086 génère signaux contrôle directement (pas 8288)
- Mode Max (MN/MX=0) : 8288 requis ; supporte multiprocessing (LOCK, RQ/GT)
Un interfaçage mémoire correct assure un accès données fiable et temporel — la base du fonctionnement système 8086.