Pourquoi le 8085A a un décodeur instruction 8 bits : Architecture expliquée
Adapter largeur décodeur à l'architecture jeu d'instructions
Le décodeur instruction de l'Intel 8085A est large de 8 bits car le processeur est un microprocesseur 8 bits avec format instruction 8 bits. Cet alignement est fondamental à sa philosophie design.
Cohérence architecturale
- Bus données : 8 bits (D0-D7)
- Registres (A, B, C, D, E, H, L) : 8 bits chacun
- Opérations ALU : Arithmétique/logique 8 bits
- Longueur instruction : 1, 2, ou 3 octets — mais opcode toujours 1 octet (8 bits)
Fonction décodeur
Le décodeur instruction est circuit logique combinatoire prenant l'opcode 8 bits (récupéré T1-T2) et générant ~200 signaux contrôle internes gouvernant :
- Sélection opération ALU (ADD, SUB, ANA, XRA, etc.)
- Chemins transfert registres (source → destination)
- Type cycle mémoire/I/O (LECTURE/ÉCRITURE)
- Mise à jour drapeaux (S, Z, AC, P, CY)
- Manipulation pointeur pile / PC
Pourquoi pas plus large ?
- Coût/complexité : Décodeur 16 bits nécessiterait récupération opcode 16 bits (2 cycles), doublant temps récupération instruction sans bénéfice — 8085 n'a pas opcodes 16 bits.
- Nombre broches : 8085 multiplexe adresse/données sur 8 broches (AD0-AD7) ; décodeur plus large nécessiterait plus broches ou cycles.
- Densité jeu instructions : 256 opcodes (2⁸) suffisent pour 74 instructions avec marge expansion (opcodes non-documentés existent).
Contexte historique
Le 8085 (1976) évolué du 8080 (1974), tous deux 8 bits. Le 8086 (1978) introduit architecture 16 bits avec file préchargement 6 octets et opcodes longueur variable — nécessitant unité décodage plus complexe. Le décodeur 8 bits du 8085 est choix délibéré, optimal pour son ISA 8 bits.