Pourquoi SHLD prend 5 cycles machine dans microprocesseur 8085

Décomposition instruction SHLD

SHLD addr stocke la paire registres HL (16-bit) en mémoire à l'adresse addr et addr+1. Elle requiert 5 cycles machine :

1. Récupération opcode (4T) : Lit opcode SHLD depuis mémoire.
2. Récupération adresse poids faible (3T) : Lit octet poids faible adresse 16-bit.
3. Récupération adresse poids fort (3T) : Lit octet poids fort adresse.
4. Écriture mémoire poids faible (3T) : Écrit registre L à adresse mémoire.
5. Écriture mémoire poids fort (3T) : Écrit registre H à adresse mémoire+1.

Pourquoi pas 4 comme XCHG ?

XCHG échange registres HL et DE en interne — pas d'accès mémoire au-delà récupération opcode. SHLD écrit deux octets en mémoire, ajoutant deux cycles écriture mémoire (4+3+3+3+3 = 16 T-states total).

Point clé

Chaque lecture/écriture mémoire = 1 cycle machine (3 T-states). Opérations mémoire 16-bit nécessitent deux octets adresse + deux octets données = 4 cycles mémoire + 1 récupération opcode = 5 cycles machine.