On Ne "Code et Décode" Pas un CI — On Conçoit, Fabrique et Vérifie
Les CI Sont du Matériel, Pas du Logiciel
Un circuit intégré (CI) est un dispositif semi-conducteur physique — transistors, résistances, capacités, interconnects gravés sur puce silicium. Il ne contient pas "code" sens logiciel. Sa fonction est fixée par sa géométrie physique et dopage.
Ce que "Coder" un CI Signifie Vraiment : Description Matériel
Ingénieurs décrivent comportement CI utilisant Langages Description Matériel (HDL) :
- Verilog / SystemVerilog (IEEE 1364/1800)
- VHDL (IEEE 1076)
- Chisel / SpinalHDL / Amaranth (méta-HDL modernes générant Verilog)
Ce code HDL n'est pas exécuté sur le CI. C'est une spécification qui pilote le flux conception.
Flux Conception CI (Simplifié)
- Spécification : Architecture, interfaces, performance, puissance, surface cibles.
- Codage RTL : Écrire HDL synthétisable (niveau registre-transfert comportemental).
- Simulation Fonctionnelle : Vérifier logique bancs test (ModelSim, VCS, Questa, Verilator).
- Synthèse : RTL → netlist niveau portes (cellules standard : NAND, NOR, FF, MUX, SRAM) via Synopsys DC, Cadence Genus, Yosys (open).
- Analyse Timing Statique (STA) : Vérifier setup/hold coins PVT (PrimeTime, OpenSTA).
- Conception Physique (Place & Route) : Floorplan, placement cellules, routage couches métal, synthèse arbre horloge (Innovus, ICC2, OpenROAD).
- Sign-off : DRC, LVS, ERC, antenne, chute EM/IR, STA sign-off.
- Tapeout : GDSII/OASIS → masque → fonderie (TSMC, Samsung, GF, Intel, SMIC…).
- Mise en Service Silicium : Test puces, caractérisation, validation vs specs.
- Test Production : Motifs ATE (scan, BIST, fonctionnel) → binning → boîtier.
Ce que "Décoder" un CI Signifie : Ingénierie Inverse
Récupérer conception depuis silicium fini :
- Délayage + Imagerie MEB : Retirer couches métal/diélectrique, imager chaque couche.
- Extraction Netlist : Reconnaître cellules standard, tracer connectivité → schéma/netlist.
- Analyse Fonctionnelle : Comprendre blocs, algorithmes, clés (crypto).
- Outils : Degate, IDA Pro (avec plugins), scripts custom. Coûteux, lent, expert-intensif.
- Légalité : Souvent interdit CLUF, secret commercial, DMCA anti-contournement, contrôle export. Autorisé seulement audit sécurité, compatibilité (clean room), ou analyse défaillance.
Ce que Vous Pouvez Faire Légalement
- Apprendre HDL & FPGA : Implémenter designs sur FPGA Xilinx/Intel/Lattice (matériel reconfigurable). Même flux conception, résultats instantanés.
- Étudier Silicium Open-Source : Cœurs RISC-V (Rocket, BOOM, VexRiscv, PicoRV32), OpenTitan, Caravel, SkyWater PDK — GDS + RTL complets dispo.
- Concevoir ASICs via Programmes Navette : TinyTapeout, Efabless Caravel, Google/SkyWater MPW — fabrication gratuite/peu coûteuse étudiants/amateurs.
- Utiliser Fiches Techniques & Notes Appli : Pour CI standards, "interface" est fiche technique : registres, timing, brochage, commandes. On "programme" via I²C/SPI/GPIO — pas en modifiant CI.
Résumé
- Fonction CI = géométrie masques physique (fixée fabrication).
- HDL = spécification conception (code source), pas code runtime.
- Ingénierie inverse = difficile, souvent illégal, pas "décodage".
- Pour fonction programmable : utiliser MCU, FPGA, ou CPLD — pas CI custom.