Bus interne 8 bits : Architecture, histoire et usage moderne
Un bus interne 8 bits transfère données entre CPU, mémoire et E/S sur 8 lignes parallèles (D0–D7), déplaçant un octet par cycle.
Systèmes historiques
- Intel 8080/8085, Zilog Z80, MOS 6502, Motorola 6800/6809 — bus données 8 bits, bus adresses 16 bits.
- Micro-ordinateurs : Apple II, Commodore 64, TRS-80, ZX Spectrum, BBC Micro.
- Embarqué : 8051, AVR (ATmega), PIC18 — encore leaders en volume.
Rôle contrôleur bus
- Arbitrage maîtrise (CPU vs DMA).
- Génère signaux contrôle : RD, WR, IO/M, ALE.
- Gère états d'attente pour mémoire/périphériques lents.
Limitations
- Débit : 8 bits × fréquence (ex. 3 MHz → 3 Mo/s théorique).
- Espace adressage : bus 16 bits → 64 Ko direct (commutation bancaire nécessaire pour plus).
- Récupération instruction : 1–3 octets par opcode → cycles multiples.
Pourquoi encore utilisé
- Densité code : ISA 8 bits (AVR, PIC) souvent plus compactes que Thumb-2 32 bits.
- Consommation : <1 µA/MHz veille ; tourne sur pile bouton années.
- Coût : 0,20–0,50 $ volume (ATTiny, STM8).
- Déterminisme : Pas de cache, pipeline, prédiction branchement — temps réel dur trivial.
Évolution moderne
Chemin données 8 bits + adressage 32 bits (ex. RV32E, Cortex-M0+ bus 8 bits) fait pont entre logiciel hérité et cartes mémoire étendues.