Choisir le bon PCB : Matériau, couches, finition & technologie d'assemblage
Choisir le bon PCB : Matériau, couches, finition & technologie d'assemblage
Il n'existe pas de PCB « universel optimal ». Le choix optimal est une optimisation multi-variable équilibrant performance électrique, gestion thermique, contraintes mécaniques, fiabilité, fabricabilité et coût.
1. Matériau de base (diélectrique) — La fondation
| Matériau | Tg (°C) | Dk @ 1GHz | Df @ 1GHz | Usage typique |
|---|---|---|---|---|
| FR-4 (Standard) | 130–140 | 4,2–4,5 | 0,020 | Usage général, numérique, <3 GHz. Référence coût. |
| FR-4 Haut Tg (170/180) | 170–180 | 4,2–4,4 | 0,016 | Brasure sans plomb (températures refusion élevées), auto, multicouches. |
| Polyimide (PI) | 250+ | 3,5–3,8 | 0,008 | Flex/rigide-flex, haute temp (>150°C fonctionnement), aérospatial, mil-aéro. |
| Rogers RO4000 / RO3000 | 280+ | 3,0–3,5 | 0,002–0,004 | RF/Micro-ondes (>3 GHz), 5G, Radar, Satcom. Faibles pertes, Dk stable. |
| Noyau métal (IMS/MCPCB) | N/A (base Al/Cu) | N/A | N/A | LED puissance, convertisseurs. Conductivité thermique 1–8 W/m·K. |
| PTFE (Téflon) | 160+ | 2,1–2,6 | 0,0009 | Pertes ultra-faibles (ondes millimétriques, >20 GHz). Usinage difficile. |
2. Nombre de couches & Stackup
- 1–2 couches : Loisirs, IoT simple, alimentations. Faible densité.
- 4 couches : Standard pour le numérique moderne (Signal / GND / PWR / Signal). Meilleur rapport coût/performance pour MCU, DDR, Ethernet.
- 6–8 couches : Numérique haute vitesse (DDR3/4, PCIe), domaines d'alimentation multiples, BGA dense.
- 10+ couches : Serveurs, Télécom, SoC/FPGA complexes. Vias borgnes/enterrés, HDI (µvias).
Le design du stackup est critique : L'impédance contrôlée (50Ω simple, 100Ω différentiel) exige un contrôle précis de l'épaisseur diélectrique et du Dk. Collaborez avec le fabricateur tôt.
3. Géométrie pistes & densité
- Standard : ≥ 4 mil (0,1mm) piste/espace. Coût faible.
- HDI (High Density Interconnect) : ≤ 3 mil (75µm) piste/espace. µvias (laser) < 6 mil. Requis pour BGA pas <0,8mm.
- Impédance contrôlée : Spécifiez Z0 cible ±10% sur le plan de fabrication. Le fabricant ajuste largeur piste/diélectrique.
4. Finition de surface (placage plots)
| Finition | Soudabilité | Durée vie | Wire Bond | Coût | Idéal pour |
|---|---|---|---|---|---|
| HASL (Sans plomb) | Bonne | 12 mois | Non | Faible | Traversant, gros CMS, sensible au coût. |
| ENIG (Ni/Au chimique) | Excellente | 12+ mois | Oui | Moyen | Défaut pour CMS, BGA, pas fin, Wire Bond. Surface plane. |
| OSP (Organique) | Bonne (neuf) | 6–12 mois | Non | Faible | Grande conso, sans plomb. Plane. Pas de Ni (RF). |
| Immersion Sn / Ag | Bonne | 6–12 mois | Non | Moyen | Press-fit, besoins soudabilité spécifiques. |
| Or dur (doigts connecteur) | N/A | Années | Oui | Élevé | Contacts connecteurs (PCIe, carte bord). Sur Ni. |
5. Technologie d'assemblage
- Traversant (THT) : Connecteurs, gros condos, transformateurs. Vague / sélective / manuel.
- Montage surface (SMT) : 95%+ composants modernes. Four refusion. 0201, 01005, µBGA, CSP.
- Mixte : SMT d'abord (refusion), puis THT (sélectif/manuel). Gestion profil thermique critique.
Cadre de décision : Adapter spec à l'application
| Application | Spec recommandée |
|---|---|
| Shield Arduino / Loisir | 2C FR-4, HASL, 6/6 mil, THT+SMT |
| Nœud IoT (BLE, LoRa) | 4C FR-4, ENIG, 5/5 mil, Impédance (50Ω RF) |
| Calcul haute vitesse (DDR4, PCIe Gen3/4) | 8–12C FR-4 Haut Tg / Nelco, ENIG, 3,5/3,5 mil, HDI µvias |
| 5G ondes millimétriques / Radar (28–77 GHz) | Rogers RO3003 / RO4350B, ENIG, 2/2 mil, contrôle Dk serré |
| LED puissance / Entraînement moteur | Noyau Alu (IMS), 1–2C, OSP/ENIG, vias thermiques |
| Portable / Implant médical | Rigide-Flex (PI), ENIG, 3/3 mil, matériaux biocompatibles |
Astuce Pro : Impliquez votre fabricant (PCBWay, JLCPCB, Sierra, Advanced Circuits, local) pendant la conception pour revue stackup, DFM (Design for Manufacturability) et vérification coupon impédance. Cela évite les re-spins coûteux.