Instruction SHLD du 8085 : Nombre de cycles machine
L'instruction SHLD addr (Store H&L Direct) du 8085 nécessite 5 cycles machine (pas 2), totalisant 16 T-states à 3 MHz (5,33 µs).
Décomposition cycles
| Cycle machine | Opération | T-States | Activité bus |
|---|---|---|---|
| 1 | Récupération opcode (SHLD = 22H) | 4 | PC → bus adresses, lecture 22H |
| 2 | Lecture mémoire (octet poids faible addr) | 3 | PC+1 → bus adresses |
| 3 | Lecture mémoire (octet poids fort addr) | 3 | PC+2 → bus adresses |
| 4 | Écriture mémoire (registre L → addr) | 3 | addr → bus adresses, L → bus données |
| 5 | Écriture mémoire (registre H → addr+1) | 3 | addr+1 → bus adresses, H → bus données |
Pourquoi pas 2 cycles ?
- 2 cycles ne couvriraient que récupération opcode + une opération mémoire.
- SHLD effectue trois lectures mémoire (opcode + adresse 2 octets) et deux écritures mémoire (L puis H) = 5 cycles minimum.
Instructions apparentées
- LHLD addr (Load H&L Direct) : aussi 5 cycles / 16 T-states.
- STA addr (Store Accumulator Direct) : 4 cycles / 13 T-states.
- LDA addr (Load Accumulator Direct) : 4 cycles / 13 T-states.