Largeurs Bus Données et Bus Adresses : Configurations Courantes 8-bit à 64-bit

Largeurs Bus Architecture Ordinateur

Le nombre de fils (bits) dans bus données et bus adresses détermine débit données et adressabilité mémoire.

Largeur	Fils	Taille Transfert	Ère / Exemples
8-bit	8	1 octet	8080, 6502, Z80, microcontrôleurs précoces
16-bit	16	2 octets	8086, 68000, ARM Cortex-M0/M3
32-bit	32	4 octets	i386, ARMv7, MIPS, PowerPC (mainstream 1990s-2010s)
64-bit	64	8 octets	x86-64, ARMv8/AArch64, RISC-V RV64 (CPUs modernes)
128/256/512-bit	128+	16-64 octets	Bus mémoire GPU, lignes cache CPU, AVX-512, HBM

Bus données plus large = plus bits par cycle = bande passante plus haute (même horloge).

Largeur	Fils	Mémoire Adressable	Ère / Exemples
16-bit	16	64 Ko (2¹⁶)	8080, 6502, micros précoces
20-bit	20	1 Mo (2²⁰)	8086 (segmenté)
24-bit	24	16 Mo (2²⁴)	68000, ARM précoces
32-bit	32	4 Go (2³²)	i386+, ARMv7, plupart OS 32-bit
36-40-bit	36-40	64 Go - 1 To	PAE (x86), ARM LPAE
48-52-bit	48-52	256 To - 4 Po	x86-64 (canonique), ARMv8

Bus adresses plus large = espace mémoire physique/virtuel plus grand.

Bus données/adresses on-die (CPU ↔ cache ↔ contrôleur mémoire).
Bus DRAM externe : 64-bit (DDR4/5 par canal) × canaux (dual = 128-bit).
PCIe : Lignes série (1-bit paire différentielle par direction) — pas bus parallèle.

Largeur bus est compromis architectural fondamental entre coût, nombre broches, puissance, et performance.