Pourquoi « demi-additionneur » ? L'entrée de retenue manquante

Un demi-additionneur additionne deux bits binaires (A, B) et produit une Somme (S) et une Retenue sortante (C_out). Il est « demi » car il ne peut pas accepter de Retenue entrante (C_in) d'un étage précédent.

Table de vérité

A	B	Cin	Somme	Cout
0	0	—	0	0
0	1	—	1	0
1	0	—	1	0
1	1	—	0	1

Pas de colonne C_in → impossible à chaîner pour addition multi-bits.

L'additionneur complet complète le tableau

Additionneur complet : 3 entrées (A, B, C_in) → Somme, C_out.

Somme = A ⊕ B ⊕ Cin

Cout = (A·B) + (Cin·(A⊕B))

Demi-additionneur comme brique de base

Deux demi-additionneurs + porte OU = Additionneur complet :

1. DA1 : A, B → S₁, C₁
2. DA2 : S₁, C_in → Somme, C₂
3. C_out = C₁ + C₂

Implémentation

• Somme = porte XOR (A ⊕ B)
• Retenue = porte ET (A · B)
• CMOS : 6 transistors (2 XOR, 2 ET, 2 inverseurs si nécessaire).

Pourquoi il existe

• Logique minimale pour addition 2 bits (ex. LSB d'additionneur où C_in=0).
• Pédagogique : isole fonctions XOR/ET.
• Utilisé dans tableaux produits partiels multiplicateurs (arbres CSA).