Signal RESET dans le microprocesseur 8085 : Fonctions & Timing
La broche RESET IN (active basse) est le contrôle maître d'initialisation pour le CPU Intel 8085. L'assertion force le processeur dans un état connu, prévisible — essentiel au power-up, après brownout, ou pendant debug hardware.
Actions clés déclenchées par RESET
- Compteur programme (PC) ← 0000H — Exécution redémarre à la première adresse mémoire (généralement boot ROM).
- Basculateur activation interruptions (INTE) ← 0 — Toutes interruptions masquables (INTR, RST 5.5, 6.5, 7.5) désactivées ; CPU ne répondra pas aux demandes interruption externes tant qu'instruction
EIn'exécute pas. - Masques interruptions (SIM/RST masques) ← Tous masqués — Drapeaux d'attente RST 5.5, 6.5, 7.5 effacés.
- Drapeaux état (S, Z, AC, P, CY) ← 0 — Registre drapeaux mis à zéro, éliminant tout état code condition résiduel.
- Bus haute impédance — Bus adresse, données, contrôle flottent en haute impédance pendant reset, évitant contention avec autres périphériques.
Exigences timing
- Largeur impulsion min : 3 cycles horloge (typiquement ≥ 300 ns à 6 MHz).
- Reset power-on : Doit rester bas au moins 10 ms après stabilisation VCC pour démarrage oscillateur horloge.
- Synchronisation : RESET IN échantillonné sur front montant CLK ; séquence reset interne prend 3–4 périodes horloge.
Circuit typique
Réseau RC (R ≈ 10 kΩ, C ≈ 0,1 µF) de RESET IN vers VCC, avec buffer trigger Schmitt (ex. 74HC14), fournit reset power-on propre, débouncé. Bouton poussoir momentané au travers du condensateur permet reset manuel.
Pourquoi c'est crucial
Sans RESET fiable, le 8085 pourrait démarrer exécution depuis adresse aléatoire, corrompre ports E/S, ou bloquer dans état interruption indéfini. Design reset correct est la base de tout système 8085 robuste.