Diagramme de temporisation instruction LDA Intel 8085 : Exécution en 4 cycles
LDA (Load Accumulator Direct) Temporisation dans le 8085
L'instruction LDA addr charge l'accumulateur depuis une adresse directe 16 bits. Elle s'exécute en 4 cycles machine (13 T-states).
Décomposition des cycles machine
| Cycle machine | T-States | Opération | Bus / Signaux |
|---|---|---|---|
| 1. Récupération opcode | T1–T4 | Récupère 3Ah depuis PC | PC→Addr, ALE, RD, IO/M=0, S1=1, S0=1 |
| 2. Lecture mémoire (octet poids faible) | T5–T8 | Lit octet adresse faible depuis PC+1 | PC+1→Addr, RD, IO/M=0 |
| 3. Lecture mémoire (octet poids fort) | T9–T11 | Lit octet adresse fort depuis PC+2 | PC+2→Addr, RD, IO/M=0 |
| 4. Lecture mémoire (Données) | T12–T13 | Lit données depuis adresse (H,L) → A | Addr→Addr, RD, IO/M=0, Data→A |
Activité détaillée par T-State (Cycle 4 — Lecture données)
- T12 : Adresse (des cycles précédents) sur A15-A8 / AD7-AD0 ; ALE=1 verrouille octet poids fort.
- T13 : RD=0 ; mémoire place données sur AD7-AD0 ; chargées dans l'accumulateur à la fin de T13.
Points clés
- Adresse 16 bits récupérée en deux lectures mémoire distinctes (cycles 2 et 3) — little-endian (octet faible d'abord).
- Pas d'états d'attente supposés ; READY=1 tout au long.
- Total : 13 T-states @ 3 MHz = 4,33 µs.
- Drapeaux : Aucun affecté.
Diagramme de temporisation visuel (Représentation textuelle)
CLK: __ __ __ __ __ __ __ __ __ __ __ __ __
ALE: ____ ____ ____ ____
RD: ______ ______ ______ ______
ADDR: PC PC+1 PC+2 (H,L)
DATA: 3Ah AddrL AddrH DATA→A
|F1| |F2| |F3| |F4|