Limites des Intégrateurs Réels vs l'Idéal

L'Intégrateur Idéal N'Existe Que dans les Manuels

Un intégrateur idéal a impédance d'entrée infinie, impédance de sortie nulle, gain boucle ouverte infini, intégration parfaite (pas de saturation), constante de temps nulle. Les intégrateurs réels à AOP manquent sur tous les points.

Comparaison Paramètres Idéal vs Réel

Paramètre	Idéal	Réel (AOP entrée JFET typique)	Impact
Impédance entrée	∞	10¹² Ω || 3 pF	Charge sources haute Z ; ajoute pôle
Impédance sortie	0	50–200 Ω (boucle fermée)	Charge étage suivant ; limite drive
Gain boucle ouverte	∞	100–120 dB	Erreur gain haute fréquence
GBP	∞	1–20 MHz	Intégration échoue au-dessus fc ≈ GBP / (2πRfCf)
Vitesse montée	∞	5–50 V/µs	Distorse rampes grand signal
Tension offset entrée	0	0,1–5 mV	Dérive sortie → saturation
Courant polarisation entrée	0	1 pA–1 nA	S'intègre en rampe sortie
Fuite condensateur	0	Rfuite parallèle (100 MΩ–GΩ)	Limite temps intégration CC
Excursion sortie	±∞	±(VCC − 1–2 V)	Saturation coupe intégrale

Corrections Pratiques

• Résistance rétroaction CC (R_f || C_f) : Limite gain CC à R_f/R_in, évite saturation offset/biais.
• Compensation courant polarisation : Adapter R_in || R_f sur entrée non-inverseuse.
• Condensateur faible fuite : Céramique NP0/C0G, polypropylène, ou Téflon — éviter électrolytiques.
• AOP stabilisé haché (ex. LTC2057) : µV offset, pA biais — quasi-idéal pour précision.
• Commutateur remise à zéro (interrupteur analogique / JFET) : Décharge périodique C_f pour intégration long terme.

Check-list Conception

1. Définir bande passante intégration (f_bas–f_haut).
2. Sélectionner C_f pour facteur d'échelle souhaité (V_out = −1/R_inC_f ∫V_in dt).
3. Fixer R_f = 10–100 × R_in (limite gain CC à 10–100).
4. Vérifier vitesse montée > 2πf_maxV_crête.
5. Simuler avec modèle AOP réel (incluant C_in, R_o).

L'intégrateur « idéal » est un modèle mental utile ; le réalisable demande une budgétisation d'erreurs délibérée.