Signaux de contrôle essentiels du microprocesseur 8085
Le microprocesseur Intel 8085 s'appuie sur un ensemble de signaux de contrôle pour coordonner opérations internes et communiquer avec mémoire et périphériques E/S. Ces signaux gèrent flux de données, timing, et interaction périphériques. Voici les signaux de contrôle principaux.
Signaux de contrôle primaires
- ALE (Address Latch Enable) : Asserté pendant premier T-state d'un cycle machine pour verrouiller adresse bas ordre (AD0–AD7) dans verrou externe, démultiplexant bus adresse/données.
- RD (Read) : Signal actif bas indiquant que CPU lit données depuis mémoire ou périphérique E/S. Périphérique sélectionné place données sur bus quand RD bas.
- WR (Write) : Signal actif bas indiquant que CPU écrit données vers mémoire ou périphérique E/S. CPU place données sur bus pour capture par périphérique.
- IO/M (Sélection E/S ou Mémoire) : Différencie opérations mémoire et E/S. Haut (1) = cycle E/S ; Bas (0) = cycle mémoire.
- INTA (Interrupt Acknowledge) : Acquitte demande interruption (INTR). Utilisé avec RD pour récupérer vecteur interruption depuis périphérique interruptif.
Signaux de contrôle système
- RESET IN : Entrée active bas, trigger Schmitt, initialisant processeur (PC=0, drapeaux effacés, etc.). Doit rester bas au moins 3 cycles d'horloge.
- RESET OUT : Sortie active haute signalant aux autres composants système qu'un reset est en cours.
- READY : Entrée servant à insérer états d'attente pour mémoire/E/S lente. Quand bas, CPU attend jusqu'à READY haut.
Signaux d'arbitrage bus
- HOLD : Demande d'un contrôleur DMA ou autre maître pour prendre contrôle bus adresse/données.
- HLDA (Hold Acknowledge) : CPU assert HLDA pour accorder propriété bus, puis met ses lignes bus en haute impédance.
Horloge et E/S série
- CLK OUT : Sortie horloge système pour périphériques.
- SID / SOD : Serial Input Data / Serial Output Data pour communication série bit-par-bit.
Ces signaux permettent au 8085 de fonctionner comme coordinateur central dans un système micro-informatique, synchronisant transferts données, gérant interruptions, et supportant opérations DMA.