Dessin du diagramme temporel instruction ADD M (Microprocesseur 8085)

L'instruction ADD M dans l'Intel 8085 additionne le contenu de l'emplacement mémoire pointé par le registre pair HL à l'Accumulateur. C'est une instruction 2 octets, 7 T-states (4 + 3). Voici la séquence fetch/exécution et un diagramme temporel textuel.

Découpage instruction

• Opcode : 86H
• Opération : A ← A + [HL]
• Drapeaux affectés : S, Z, AC, P, CY
• Cycles machine : 2 (Récupération Opcode + Lecture Mémoire)
• T-states : 7 (4 + 3)

Exécution pas à pas

1. T1–T4 : Récupération Opcode
   • PC → MAR
   • MAR → Bus Adresses ; RD̅ bas
   • Mémoire → Bus Données → RI (Registre Instruction)
   • PC ← PC + 1
2. T5–T7 : Lecture Mémoire (Récupération Opérande)
   • HL → MAR
   • MAR → Bus Adresses ; RD̅ bas
   • Mémoire → Bus Données → ACT (Registre temporaire ALU)
   • ALU : A + ACT → A ; drapeaux mis à jour

Diagramme temporel (Représentation textuelle)

 T-state: 1 2 3 4 | 5 6 7 |---|---|---|---|---|---|---|
 ALE   ┌───┘     ┌───┘
 RD̅    ┌───────┘ ┌───────┘
 WR̅    ────────────────────── (haut)
 IO/M̅  ────────────────────── (bas = mémoire)
 S1,S0  1,1 (fetch) 1,0 (read)
 ADDR   PC         HL
 DATA   86H        [HL]

Signaux clés :

• ALE (Address Latch Enable) pulse au T1 de chaque cycle machine pour verrouiller adresse poids faible depuis AD_0–7.
• RD̅ passe bas pendant T2–T3 de chaque cycle lecture.
• IO/M̅ = 0 pour cycles mémoire.
• S1,S0 = 11 (récupération opcode), 10 (lecture mémoire).

Résumé visuel

Cycle	T-States	Activité Bus	Ops Internes
Récupération Opcode	T1–T4	PC → Adresse, Lecture 86H	RI ← 86H, PC ← PC+1
Lecture Mémoire	T5–T7	HL → Adresse, Lecture [HL]	A ← A + [HL], Drapeaux positionnés

Ce diagramme correspond au timing 7 T-states du 8085 pour ADD M. Pour diagramme graphique, tracez les formes d'onde ci-dessus sur grille temporelle avec T1–T7 en axe horizontal.