Mise à l'échelle dynamique de la puissance CMOS : Doublement fréquence 20 MHz → 40 MHz
Variation de consommation avec augmentation fréquence d'horloge
Pour un circuit numérique CMOS, la puissance dynamique (Pdyn) est régie par :
Pdyn = α · CL · VDD² · f
- α = facteur d'activité de commutation (0–1)
- CL = capacité de charge (constante pour circuit donné)
- VDD = tension d'alimentation (constante à 5 V)
- f = fréquence d'horloge
Données
- Initial : f₁ = 20 MHz, P₁ = p watts
- Nouveau : f₂ = 40 MHz = 2 × f₁
- VDD, CL, α inchangés
Calcul
P₂ = α · CL · VDD² · f₂ = α · CL · VDD² · (2f₁) = 2 × (α · CL · VDD² · f₁) = 2p watts
Résultat
La puissance dynamique double à 2p watts.
Mises en garde importantes
- Suppose pas de mise à l'échelle de tension (CPU modernes baissent VDD à fréquence plus haute via DVFS).
- Puissance statique/fuite (Pstat ∝ VDD · Ifuite) inchangée par fréquence — augmentation puissance totale < 2× si fuite significative.
- À 5 V (ancien procédé), fuite négligeable ; 2× tient bien.
- Thermique : puissance doublée → température jonction plus haute → fuite accrue → léger rétroaction positive.