PLA NMOS : Matrices logiques programmables à MOSFET canal N
Qu'est-ce qu'un PLA NMOS ?
Une Matrice Logique Programmable (PLA) est un DLP (Dispositif Logique Programmable) structuré implémentant des fonctions logiques somme-de-produits (SOP). Un PLA NMOS utilise des MOSFET canal N exclusivement pour ses transistors logiques (réseau de tirage vers le bas), avec des charges de mode déplétion ou résistives. C'était la technologie PLA dominante dans les années 1970–80 (ex. PLA Intel 8086, premiers FPGA).
Architecture : Deux plans programmables
1. Plan ET (Termes produit)
- Entrées (Vraies & Complémentaires) verticales (poly/silicium).
- Termes produit horizontaux (métal).
- Transistor NMOS à intersection = connexion (si grille reliée à entrée) ou non-connexion (si grille à masse / grille flottante grillée).
- Sortie chaque rangée = NOR des entrées connectées (De Morgan : NOR = ET avec entrées inversées). Charge de tirage haut (charge déplétion) met à HAUT logique quand aucun transistor ne tire bas.
2. Plan OU (Termes somme)
- Sorties termes produit verticales.
- Fonctions sorties horizontales.
- Même structure NMOS + charge tirage haut : sortie rangée = NOR des termes produit sélectionnés = OU des produits (SOP).
Programmabilité : À l'origine liaisons fusibles (NiCr, TiW) à chaque point croisé. Grillées par courant fort → circuit ouvert. Plus tard : UV-EPROM (grille flottante) → EEPROM/Flash (effaçable électriquement). Moderne : SRAM (FPGA).
PLA NMOS vs PLA CMOS
| Caractéristique | PLA NMOS | PLA CMOS |
|---|---|---|
| Transistors | NMOS seulement (tirage bas) + Charge déplétion | NMOS + PMOS complémentaires |
| Puissance statique | Élevée (courant continu charge quand BAS) | Quasi nulle (fuites seulement) |
| Vitesse | Modérée (RC limitée par tirage haut) | Rapide (tirage haut/bas actifs) |
| Densité | Élevée (1T par point croisé) | Moins élevée (2T par point croisé) |
| Complexité process | Plus simple (pas puit, moins masques) | Plus complexe |
| Marge bruit | Plus faible (logique ratioed) | Plein rail-à-rail |
| Époque | Années 1970–milieu 80s (Intel, Signetics, PLAs) | Fin 80s–présent (FPGA, CPLD) |
Applications clés (Historiques & Niche)
- Magasins microcode : Intel 8086/8088, 80286, Motorola 68000 utilisaient PLAs pour décodage instruction & séquençage.
- Remplacement logique sur mesure : Remplaçaient cartes TTL SSI/MSI (série 7400).
- Premiers FPGA : Xilinx XC2064 (1985) utilisait cellules mémoire statique NMOS pour configuration (mais blocs logiques CMOS).
- ROMs / Générateurs caractères : Structure PLA idéale pour ROM dense.
Pourquoi ils ont disparu
- Puissance inacceptable pour portable/batterie.
- Gravure CMOS (Loi Moore) donna vitesse+densité+faible puissance.
- FPGAs (basés SRAM, grain grossier) offrirent flexibilité bien supérieure.
- ASICs / Cellules standards remplacèrent PLAs fixes en gros volume.
Héritage
Les PLAs NMOS ont prouvé le concept de structure AND-OR régulière et programmable. Les blocs logiques FPGA modernes (LUTs) sont essentiellement de minuscules PLAs ultra-flexibles. L'idée architecturale survit ; le process NMOS non.