Diagramme temporel instruction OUT Intel 8085 : Décomposition T-States
Timing exécution instruction OUT dans microprocesseur 8085
L'instruction OUT port transfère données accumulateur vers port I/O 8 bits. Elle s'exécute en 4 cycles machine (10 T-states). Ci-dessous analyse détaillée activité par T-state.
Diagramme temporel : Analyse T-State
| T-State | Activité bus | Signaux contrôle | Notes |
|---|---|---|---|
| T1 | PC → Bus adresse (Récupération opcode) | ALE=1, IO/M=1, RD=0, WR=1 | Opcode (D3h) récupéré |
| T2 | Opcode → Bus données | RD=0 | Décodeur identifie OUT |
| T3 | PC+1 → Bus adresse (Adresse port) | ALE=1, IO/M=1, RD=1, WR=1 | Adresse port (2e octet) récupérée |
| T4 | Adresse port → Bus données | RD=0 | Verrouillage adresse port |
| T5 | A → Bus données (Données accumulateur) | IO/M=1, WR=0 | Données sorties vers port |
| T6 | Données maintenues | WR=0 | Périphérique verrouille données |
| T7 | Inactif | WR=1 | Cycle écriture se termine |
| T8-T10 | Récupération instruction suivante commence | — | Récupération chevauchée (pipelining) |
Comportement signaux clés
- IO/M = 1 tout au long (cycle I/O, pas mémoire).
- Impulsion WR (T5-T6) est signal verrou critique pour port sortie.
- ALE pulse deux fois : une pour récupération opcode, une pour récupération adresse port.
Implication pratique
Périphériques sortie doivent verrouiller données sur front montant WR (ou pendant WR=0). Largeur impulsion WR min ~200ns à horloge 3MHz.