Dessin du diagramme de temporalité pour l'instruction 8085 INX H
Comprendre la temporisation de l'instruction INX H
L'instruction INX H du microprocesseur Intel 8085 incrémente la valeur 16 bits stockée dans la paire de registres H-L. Son exécution suit une séquence standard de quatre cycles : fetch-decode-execute-store. Voici un guide étape par étape pour dessiner son diagramme de temporalité.
Construction pas à pas
- Tracer l'axe temporel : Dessiner une ligne horizontale représentant la progression des cycles d'horloge.
- Marquer les limites de cycle : Tracer cinq lignes verticales pour délimiter quatre périodes d'horloge complètes. Les étiqueter T1, T2, T3, T4, et T5 (où T5 marque la fin du quatrième cycle).
- Étiqueter les cycles machine : Le 8085 utilise quatre cycles machine distincts pour cette instruction :
- T1–T2 : Récupération opcode (FETCH)
- T2–T3 : Décodage (DECODE)
- T3–T4 : Exécution (EXECUTE – incrémentation registre interne)
- T4–T5 : Écriture/Rangement (STORE – résultat remis dans H-L)
- Ajouter signaux de contrôle : Pour chaque intervalle, indiquer l'état de signaux clés tels que
ALE,RD,WR,IO/M,S1,S0, et l'activité bus adresse/données. - Montrer flux données : Utiliser flèches entre CPU et mémoire/registres pour illustrer récupération opcode depuis mémoire et mise à jour registre interne.
Référence diagramme
[Image du diagramme de temporalité pour instruction INX H]
Point clé
L'instruction INX H se complète en 4 cycles d'horloge (4 T-states). Aucune lecture/écriture mémoire ne se produit pendant la phase d'exécution car l'opération est purement interne à la paire de registres. Cela la rend plus rapide que les instructions dépendantes mémoire comme INR M.