Porte XOR : La fonction logique OU exclusif
Porte XOR : "L'un ou l'autre, mais pas les deux"
La porte XOR (OU Exclusif) est une porte logique numérique fondamentale dont la sortie est HAUT (1) seulement quand le nombre d'entrées HAUT est impair. Pour 2 entrées : sortie = 1 ssi entrées différentes.
Table de vérité (2 entrées)
| A | B | Y = A ⊕ B |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Expression booléenne
Y = A ⊕ B = A·B̅ + A̅·B = (A + B)·(A̅ + B̅)
Symbole
ANSI/IEEE standard : forme porte OR avec ligne courbée côté entrées. IEC : Rectangle avec "=1" à l'intérieur.
Propriétés clés
- Commutative : A ⊕ B = B ⊕ A
- Associative : (A ⊕ B) ⊕ C = A ⊕ (B ⊕ C) → XOR multi-entrées = parité (générateur parité impaire).
- Identité : A ⊕ 0 = A
- Auto-inverse : A ⊕ A = 0
- Inversion : A ⊕ 1 = A̅
Applications majeures
- Génération/Vérification parité : Arbre XOR calcule bit parité pair/impair pour détection erreur (RAM, UART, PCIe, Ethernet).
- Arithmétique : Demi-additionneur Somme = A ⊕ B ; Additionneur complet Somme = A ⊕ B ⊕ Cin. Cœur addition binaire.
- Inverseur commandé : B=0 → Y=A ; B=1 → Y=A̅. Utilisé ALU, négation complément à deux.
- Cryptographie : Chiffrements flux (XOR avec keystream), modes chiffrements blocs (CTR, OFB, CBC), fonctions hachage. XOR seule opération bit-à-bit réversible.
- Détection phase : Détecteur phase XOR dans PLL (sortie ∝ différence phase).
- Comparaison largeur impulsion : XOR deux trains impulsions → impulsions représentant différence temps.
- Conversion code Gray : Binaire ⇄ Gray utilise décalages XOR.
Implémentation
- CMOS : 6–12 transistors (grille transmission ou CMOS statique).
- TTL/LS : 74LS86 (Quad 2-input XOR).
- FPGA/ASIC : LUT dédié (1 LUT6 implémente XOR 3 entrées) ou XOR chaîne retenue pour additionneurs.
Note : XOR 3 entrées (A⊕B⊕C) = 1 pour nombre impair de 1 (1 ou 3). Pas "one-hot".