Bus d'adresse bas et haut ordre en architecture ordinateur
En architecture ordinateur, le **Bus d'adresse** transporte les adresses mémoire du CPU vers la mémoire et périphériques I/O. Il est logiquement divisé en sections **Bas Ordre** (Low-Order) et **Haut Ordre** (High-Order) selon la signification des bits, permettant un décodage mémoire hiérarchique.
Bus d'adresse Bas Ordre (Bits de poids faible - LSBs)
- Fonction : Sélectionne l'**emplacement octet/mot spécifique dans une puce mémoire, banque, ou bloc registres périphérique**.
- Portée : Adresse la **plage d'adresses basse** (ex: premiers 64 Ko, ou dans une page 4 Ko).
- Usage : Accède directement registres internes CPU, périphériques sur puce, ou décalage dans une banque mémoire sélectionnée.
- Analogie : Le "Numéro d'appartement" dans un immeuble.
Bus d'adresse Haut Ordre (Bits de poids fort - MSBs)
- Fonction : Sélectionne **quelle banque mémoire, région chip select, ou espace d'adressage haut niveau** (ex: RAM vs ROM vs PCIe MMIO vs VRAM GPU).
- Portée : Permet d'adresser **l'espace d'adressage physique complet** (ex: 4 Go, 64 Go, 1 To) en choisissant les bits hauts.
- Usage : Pilotage logique **Chip Select (CS)**, Sélection banque contrôleur mémoire, Décodage régions MMIO, Adresses de base tables de pages.
- Analogie : Le "Numéro immeuble / Rue" sélecteur.
Exemple pratique : Bus d'adresse 32 bits (4 Go)
- Bas Ordre (A0–A15) : 16 bits → Granularité 64 Ko (Décalage Segment/Page).
- Haut Ordre (A16–A31) : 16 bits → 65 536 régions 64 Ko sélectionnables (Banque/Sélecteur).
Résumé
Le **Bus Bas Ordre** gère l'adressage fin, local (décalages, registres). Le **Bus Haut Ordre** gère l'adressage grossier, global (sélection banque, mapping mémoire, sélection périphériques externes). Ensemble, ils permettent au CPU de couvrir un vaste espace d'adressage structuré.