La logique ET-OU est équivalente à NAND-NAND : preuve par De Morgan
Le théorème
Tout réseau somme-de-produits (ET-OU) peut être implémenté en utilisant uniquement des portes NAND. C'est une conséquence directe des lois de De Morgan et de l'universalité de la porte NAND.
Preuve algébrique
Donné : F = (A·B) + (C·D) (ET-OU)
- Double complémentaire : F = ¬¬[(A·B) + (C·D)]
- Appliquez De Morgan au ¬ externe : F = ¬[¬(A·B) · ¬(C·D)]
- Reconnaissez ¬(A·B) = NAND(A,B)
- Donc : F = NAND( NAND(A,B), NAND(C,D) )
ET-OU à deux niveaux → NAND-NAND à deux niveaux.
Règles de transformation au niveau portes
| Original | Remplacer par | Note |
|---|---|---|
| Porte ET | NAND + inverseur (ou NAND entrées liées) | ¬(A·B) = NAND(A,B) |
| Porte OU | NAND avec entrées inversées | ¬(¬A·¬B) = A+B |
| Inverseur | NAND avec les deux entrées liées | ¬(A·A) = ¬A |
Exemple pratique : 74LS00 Quad NAND uniquement
// F = (A·B) + (C·D) U1A: NAND(A,B) → w1 U1B: NAND(C,D) → w2 U1C: NAND(w1,w2) → F // Utilise 3 des 4 portes dans un boîtier 14 broches
Pourquoi c'est important
- Réduction des stocks : Un seul type de porte (NAND ou NOR) pour toute la logique de liaison.
- Layout CMOS : NAND est plus petit et plus rapide que NOR (mobilité des électrons > mobilité des trous).
- Testabilité : Défauts bloqués plus faciles à détecter dans des arbres NAND uniformes.
Réserve
Le délai de propagation s'additionne : 3 niveaux NAND vs 2 (ET+OU). Pour chemins > 100 MHz, envisagez les cellules standard AOI (ET-OU-Inverse) qui fusionnent les étages.
De Morgan fait du NAND la brique universelle — tout concepteur numérique doit intérioriser le mapping ET-OU → NAND-NAND.