Transmission série vs parallèle : Pourquoi le série domine les communications modernes
Le passage du parallèle au série
Les premiers ordinateurs utilisaient bus parallèles (ISA, PCI, Centronics, SCSI). Aujourd'hui, pratiquement tous liaisons haute vitesse sont série (USB, PCIe, SATA, Ethernet, HDMI, Thunderbolt). Les raisons sont physique et économie fondamentales.
Avantages transmission série
1. Complexité câblage & coût réduits
- Parallèle (32 bits) : 32 signaux + 8 masses + contrôle = ~50 fils. Connecteur gros, câble épais, routage cauchemar.
- Série (PCIe x1) : 2 paires différentielles (TX+, TX-, RX+, RX-) = 4 fils + masse. Connecteur minuscule, câble flexible.
- Coût évolue avec nombre broches : couches PCB, prix connecteur, assemblage câble, points test.
2. Portée plus longue / Vitesse plus élevée
- Élimination skew : Parallèle souffre skew inter-fils (longueurs différentes → bits arrivent moments différents). Limite fréquence horloge.
- Série : Paire différentielle unique → skew zéro. Permet 16-112 Gbps par lane (PCIe 4.0/5.0/6.0).
- Intégrité signal : Signalisation différentielle rejette bruit mode commun ; impédance contrôlée (85-100 Ω) plus facile sur 2 traces que 50.
3. Débit données plus élevé par broche
- PCIe 5.0 x16 = 64 Go/s sur 32 paires différentielles (2 Go/s/paire).
- DDR5-6400 x64 = 512 Go/s sur 64 broches données (8 Go/s/broche) — mais seulement < 15 cm sur PCB ; série atteint mètres.
4. Meilleure immunité bruit & gestion erreurs
- Signalisation différentielle + horloge embarquée (encodage 8b/10b, 128b/130b, 242b/256b) → équilibre DC, récupération horloge.
- Protocoles par paquets (TLP PCIe, paquets USB) → CRC, retry, contrôle flux — intégrité bout-en-bout.
5. Consommation plus faible par bit
- Swing : 800-1200 mV différentiel vs 1,2-3,3 V simple-état parallèle.
- Pas bruit commutation simultanée (SSO) — pas rebond masse.
- SerDes (Sérialiseur/Désérialiseur) optimisé 7-3 nm CMOS — pJ/bit.
Inconvénients série (et comment résolus)
| Défi | Solution |
|---|---|
| Latence (sérialisation/désérialisation) | SerDes pipelinés ; commutation cut-through |
| Complexité récupération horloge | PLL CDR standard macros SerDes |
| Défaillance lane unique = lien down | Multi-lane (x4, x8, x16) avec inversion/redondance lanes |
| Visibilité debug | Analyseurs protocole, LA embarqué, suivi état LTSSM |
Perspective historique
- 1981 : IBM PC 8-bit ISA (parallèle)
- 1996 : USB 1.0 (série, 1,5/12 Mbps) — tué Centronics/RS-232
- 2003 : PCIe 1.0 (série, 2,5 GT/s) — remplacé PCI/AGP
- 2003 : SATA 1,5 Gbps — remplacé PATA (nappe 40/80 fils)
- 2010 : USB 3.0 (5 Gbps série) — remplacé USB 2.0 quasi-parallèle
Conclusion
La transmission série a gagné car la physique favorise moins de paires différentielles plus rapides que beaucoup de fils simple-état plus lents. Point bascule ~500 Mbps ; aujourd'hui tout > 1 Gbps est série.